English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 18278/19583 (93%)
造訪人次 : 915830      線上人數 : 764
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 查詢小技巧:
  • 您可在西文檢索詞彙前後加上"雙引號",以獲取較精準的檢索結果
  • 若欲以作者姓名搜尋,建議至進階搜尋限定作者欄位,可獲得較完整資料
  • 進階搜尋
    請使用永久網址來引用或連結此文件: http://nhuir.nhu.edu.tw/handle/987654321/6126


    題名: 積體電路良率管理之良率模式構建-類神經網路之應用
    作者: 謝昆霖;唐麗英
    關鍵詞: 良率模式
    良率管理
    缺陷群聚
    類神經網路
    日期: 2003-07-01
    上傳時間: 2010-12-21 13:36:02 (UTC+8)
    出版者: 南華大學資訊管理學系
    摘要: 良率(yield)是半導體積體電路業者進行獲利評估的一個重要指標,為了能快速、有效地且正確地管理與提升製程的良率,許多有關於良率管理(yield management)的研究相繼提出。良率管理的領域非常廣泛,凡致力於提升良率的各種方法或是研究,都包含在良率管理之中;而良率管理中,對於提供預測功能的良率模式(yield model)之研究則是一值得投入研究的課題。傳統良率模式因只考慮缺陷數目(defect count)與良率間的關係,所以所推導出來的良率模式其準確度並不好;近年來一些經過修正的良率模式持續被發表出來,但卻因過於複雜而導致使用上容易受到限制。本研究所提出的良率模式,在建構上的考量是將晶圓(wafer)上的缺陷來源(defect source)、缺陷數目以及缺陷群聚(defect cluster)等一併納入分析,並利用類神經網路對於非線性結構問題的良好處理能力,建立一適切的良率預測模型,以有效地解決傳統良率模式精確度較差的問題以及修正之良率模式在使用上過於複雜的問題。本研究並實際收集新竹科學園區某IC製造廠的實際晶圓資料來構建適切的良率模式,從比較結果中可以發現本研究所構建的良率模式相較於其它良率模式,應用於半體導積體電路的良率預測時可以獲得較佳的成效。
    關聯: 資訊管理研究
    3期
    顯示於類別:[本校期刊] 資訊管理研究
    [資訊管理學系] 資訊管理研究

    文件中的檔案:

    檔案 描述 大小格式瀏覽次數
    3012000304.pdf109KbAdobe PDF5455檢視/開啟
    index.html0KbHTML621檢視/開啟


    在NHUIR中所有的資料項目都受到原著作權保護.

    TAIR相關文章

    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回饋